【藤沢】デザインエンジニア(ロジック回路)※第二新卒歓迎

大船 or 藤沢（エンジニア職/ウエスタンデジタル合同会社）

職務内容	■仕事概要 ● NAND型フラッシュメモリLSIのロジック回路設計 - RTLデザインとVerilogによる検証、RTLリント、CDC(Clock Domain Crossing)分析、タイミング解析とタイミング収束、チップのDFT設計及び検証 - コマンドデコーダおよびコマンドに従って信号を発生するシーケンサなどを含むロジック回路 - NANDフラッシュメモリのコア部を制御するためのステートマシンなどを含むロジック回路設計 - 高速データパスや外部とのインターフェースを制御するための制御ロジック回路設計 ● デバイスエンジニア、テストエンジニアとの共同での製品設計や製品機能・仕様の検討と決定 ● 共同開発パートナ、自社他拠点とのコミュニケーションおよびインターフェイス ■当社で半導体エンジニアとして働く魅力・本社がシリコンバレーにあるため、世界の半導体に関する最先端の情報を、いち早く入手し、開発に生かすことができます。グローバルな舞台で最先端の技術を駆使し、時代をリードする製品開発を行うことが可能です。・比較的業務の幅、裁量が広く、技術の提案等を行うことができます。狭い範囲の決められた仕事をこなすのではないため、技術者としてのレベルアップを図りやすい環境が整っています。 ■勤務地詳細藤沢分室　(湘南台駅バス10分)
応募資格	【必須】 ■電気電子工学あるいはコンピュータサイエンスの知識をお持ちの方 ■ロジック、デジタルLSI設計、RTL論理設計の経験や知識をお持ちの方 ■基礎的な半導体工学の知識 ■基礎的な英語力【尚可】 ■不揮発性メモリ分野での設計経験、もしくはDRAM、SRAM設計の経験 ■ASICロジック設計の経験 ■DFT設計、検証経験 ■CMOS回路設計の経験 ■CMOSデバイス知識
待遇	■給与　想定年収 500～1000 万円（年俸制／12分割）　※別途、業績賞与制度あり　※社内規定および経験・能力を考慮した上で決定　※みなし残業時間30h/月相当分（91,920円～183,900円）含む　※管理監督者としての採用の場合はみなし残業を含まない ■各種福利厚生　・確定拠出年金（401k）　・入社に伴い転居が必要な方に対する手当（会社規定による）　　- 引越手当金　　　藤沢：独身者/単身赴任者 45万円、家族帯同 75万円　　- 家賃補助（最長6年間）　　- 帰省費用の補助（入社時単身赴任者に限る/月2回分の往復交通費：最長3年間）　・通勤手当:上限15万円/月　　　藤沢：自家用車通勤可。ガソリン代・高速料金支給　・自社株購入制度　・団体生命・長期所得補償保険　他 ■各種保険　・健康保険　・厚生年金　・雇用保険　・労災保険 ■休日休暇　完全週休2日制（土・日）　その他（祝日・年末年始・夏期休暇・GW）　年間休日129日（2024年実績）　休暇制度（年次有給、傷病、慶弔、リフレッシュ、育児・介護、産前産後）　※年次有給休暇：初年度は入社月によって2日－24日付与(翌年1月より24日付与) 　※傷病休暇：年間5日（病気や怪我の際に使用可能） ■勤務条件　専門業務型裁量労働制　1日あたりのみなし労働時間　9時間　※標準的な勤務時間帯　9:00-17:30
勤務地	神奈川県藤沢市